차동신호(Differential Signal)란? (2)

지난번에 차동신호(differential-mode signal)에 대하여 잠깐 설명하면서 공통신호(common-mode signal)도 짧게 언급하였다. 앞서 교류공통모드신호(AC common-mode signal)는 두 단일입력신호(single-ended signal)에 skew가 있을때 발생한다는 예를 들었는데 교류공통모드신호가 생기는 원인으로 다른 몇가지를 더 예로 들고자 한다.

 다음 각각의 그림에 보이는 신호들은 500mVp-p인 진폭과 상승시간과 하강시간이 각각 50psec인 신호(파란색과 노란색)를 50-Ohm으로 소스종단(termination)한 차동입력단자에 인가하여 250psec의 신호지연시간을 갖는 전송선(transmission line)을 통과한 후 측정한 차동모드(differential-mode) 전압(보라색)과 공통모드(common-mode) 전압(연두색)이다.

[그림 1]은 전송선(transmission line)출력단에서 측정한 공통모드(common-mode) 신호가 0V고 차동모드(differential-mode) 신호가 +/-500mVp-p인 신호이다.

[그림 1]

[그림 2]는 파란색 신호에 20psec의 skew로 인한 공통모드(common-mode) 신호이다. 공통모드(common-mode) 신호의 폭과 전압이 무려 14psec와 +/-100mV로 나타나며 차동모드(differential-mode) 전압의 10%와 90%부분에서 감쇄현상이 나타났다.

[그림 2]


[그림 3]은 진폭차이(amplitude imbalance)로 인한 공통모드(common-mode) 신호이다. 단일입력신호 Vp(파란색)는 소스에서 +/-500mV를 유지하고 Vn(노란색)은 입력단에서 약 +/-100mV를 줄여 +/-400mV를 인가하였다. 그 결과 +/-25mV의 전압을 갖는 공통모드(common-mode) 전압이 발생함과 동시에 그만큼 차동모드(differential-mode) 전압도 감소하여 원래 +/-500mV였던것이 +/-450mV로 감소 하였다.

 [그림3]

 [그림 4]는 상승하강시간의 차이(rise and fall time imbalance)로 인한 공통모드(common-mode) 신호이다. 단일입력신호(single-ended signal) Vp(파란색)의 하강시간과 Vn(노란색)의 상승시간이 20psec정도 더 느린 경우이다. 이런 경우 +/-75mV의  톱니파 공통모드(common-mode) 전압이 발생함을 알 수 있고 skew가 발생했을 때와 마찬가지로 차동모드(differential-mode) 전압의 10%와 90%부분에서 감쇄현상이 나타났다.

[그림 4]


밑에 보이는 스크립트는 위에서 보여진 common-mode signal을 시뮬레이션한 HSpice deck이다.

*Common Mode Tline
*
*

.PARAM LV=-0.5 HV=0.5 TD=10p TR=50p TF=50p TPW=0.9n TPER=2n

*Normal
Vindiff1 vp_src 0 PULSE LV HV TD TR TF TPW TPER
Vindiff2 vn_src 0 PULSE HV LV TD TR TF TPW TPER

*Skew
*Vindiff1 vp_src 0 PULSE LV HV TD TR TF TPW TPER
*Vindiff2 vn_src 0 PULSE HV LV 'TD+20p' TR TF TPW TPER

*Amplitude Imbalance
*Vindiff1 vp_src 0 PULSE LV HV TD TR TF TPW TPER
*Vindiff2 vn_src 0 PULSE 'HV-0.1' 'LV+0.1' TD TR TF TPW TPER

*TrTf Imbalance
*Vindiff1 vp_src 0 PULSE LV HV TD TR 'TF+20p' TPW TPER
*Vindiff2 vn_src 0 PULSE HV LV TD 'TR+20p' TF TPW TPER

Rin1 vp_src vp_in 50
Rin2 vn_src vn_in 50

TP0 vp_in 0 VP 0 Z0=50 TD=250p
TN0 vn_in 0 VN 0 Z0=50 TD=250p

RTP VP 0 50
RTN VN 0 50

.OPTIONS accurate post=2 probe
.TRAN 1p 4n
.PROBE v(VP) v(VN)
.PROBE Vcm=par('(v(VP)+v(VN))/2') Vdiff=par('(v(VP)-v(VN))')

.END



This work is licensed under a Creative Commons Attribution-NonCommercial 3.0 Unported License.

차동신호(Differential Signal)란? (1)

일반적으로 말하는 '단일 선로'를 통해 흐르는 전기신호는 엄밀히 말해서 두개의 선로를 통해서 전류루프(current loop)를 형성한다. 즉, 신호선의 전류는 접지선을 통해 다시 소스로 귀환한다.

차동신호(Differential signal)는 두개의 전송선위에 위상이 서로 반대로 흐르는 신호를 말한다. 그림 1]에서 보는것 같이 송신단은 주어진 신호를 두개의 선로에 위상만 180도 다른 동일한 신호를 내보내고 수신단에서는 차동증폭기(Differential amplifier)를 이용해 두 신호의 차이를 만들어 낸다. 그림 1]에서 송신단의 + 단자전압을 Vp, - 단자전압을 Vn 이라고 하면 수신단에서 받는 차동신호는 다음과 같이 된다.

Vdiff = Vp - Vn

Vp와 Vn을 단일입력전압(Single-ended voltage)라고 하는데 따라서 차동전압(Differential voltage)은 단일입력전압(Single-ended voltage)의 두배가 된다. 그림 2]를 보면 이를 쉽게알 수 있다.

그림 1]

그림 2]

그림 2]에서 상단에 보이는 파형들은 단일입력전압(Single-ended voltage)을 나타내며, Vp와 Vn은 각각 300mVp-p이다. 하단에 보이는 파형은 Vp와 Vn의 차동신호를 나타내는데 전압진폭이 300mVp-p - (-300mVp-p) = 600mVp-p가 되었다. 위에서 언급한 차동전압을 특별히 차동모드전압(Differential mode voltage)라고 하는데 이와 함께 고려해야 할 성질이 공통모드전압(Common mode voltage)이다. 공통모드전압은 차동신호의 평균값으로서 다음과 같다.

Vcm = (Vp + Vn)/2

차동신호에서 공통모드전압을 함께 고려해야 하는 이유는 수신단에서 공통모드전압이 차동전압으로 변환되어 원래의 차동전압을 왜곡 시킬 수 있기때문이다. 공통모드전압은 다시 다음과 같이 두가지 종류로 나눠진다.

o 직류공통모드전압(DC Common mode voltage)
각  단일입력전압(Single-ended voltage)인 Vp와 Vn에 DC offset전압이 있을 경우 직류공통모드전압이 발생하게 된다. 예를들어 그림 1]에서 보면 각각의 Vp와 Vn의 차동전압은 300mVp-p이지만 신호의 50%되는 지점은 150mV 전압레벨에 걸쳐있다. 따라서 그림 1]의 Vp와 Vn은 150mV의 공통모드 전압을 갖게된다. 그러나 이러한 DC offset전압은 차동전압에서는 소거가 된다. 그 이유는 offset전압은 같은 극성을 가지므로 Vdiff = Vp - Vn의 공식에 의해 차동전압레벨의 50%가 되는 지점은 0V가 된다.

o 교류공통모드전압(AC Common mode voltage)
교류공통모드전압은 Vp와 Vn의 skew(신호전달시간의 차이)가 발생할때 나타나는 성분이다. 그림 3]에 보여진것과 같이 두 종단신호에 skew가 발생하면 그에 따라 공통모드 전압의 진폭도 비례하여 커지게된다. 교류공통모드전압은 또한 차동전압의 진폭을 감소시키기도 한다. 그림 2]에 보여진것 처럼 skew가 없는 차동전압은 600mVp-p인 반면 40psec의 skew가 있는 그림 3]의 차동전압은 550mVp-p으로 감소되었다.

그림 3]



This work is licensed under a Creative Commons Attribution-NonCommercial 3.0 Unported License.

간단한 SerDes의 정의

A 지점에서 B지점으로 데이타를 전송하기 위해서는 각지점의 input과 output을 와이어로 이어주는게 가장 간단한 방법이다. 그러나 이런 단순한 인터페이스에서는 데이타가 여러개의 비트로 이루어져있다면 그 비트수 만큼의 와이어나 케이블을 병렬로 연결해야한다. 이는 곧 IC 칩의 핀개수가 그만큼 늘어난다는 이야기이기도 하며 IC 패캐지가 늘어난 핀수만큼 커지는 결과로 이어진다. 트랜지스터의 집적도가 지금처럼 높지않던 과거에는 이러한 병렬 인터페이스가 이슈가 안되었지만 현재처럼 집적도가 급속도로 현저히 높아지는 상황에서는 IC 핀의 개수가 늘어날수록, 패캐지가 커질수록 칩디자인 비용이 높아져 경제성이 없어지게 된다.

데 이타뿐만 아니라 클럭신호도 함께 연결할 경우에는 또다른 문제가 생기게 된다. 바로 Setup/Hole time문제이다. 안정적인 동작을 위해서는 Setup/Hole time에 충분한 마진이 있어야하지만 전송속도가 빨라질수록 상대적으로 시스템의 로직 게이트들이 신호지연에 매우 민감하게 된다. 특히 동일한 시스템또는 IC 칩일지라도 Process(공정), Voltage(전압), Temperature(온도)에 따라 신호지연은 현저하게 변하게되는게 하물며 서로 다른 두 시스템또는 IC 칩간의 통신은 더 말할 필요가 없다. 따라서 초고속 통신에서는 가급적 클럭신호를 따로 보내지 않는 것이 안정적인 타이밍을 유지하는데 바람직하다.

위 에서 언급한 두가지 문제를 동시에 해결하기위해 고안된것이 SerDes이다. SerDes는 두가지 단어로된 조합어인데, SerDes의 Ser는 시리얼라이저(Serializer)의 약자이고 Des는 디시리얼라이저(Deserializer)의 약자이다. 시리얼라이저는 칩내부에서 주고받는 병렬데이타를 직렬데이타로 바꿔주는 역할을 하는데 전송기(Transmitter)에 쓰이고 디시리얼라이저는 직렬로 받은 데이타를 병렬로 다시 바꿔주는데 수신기(Receiver)에 쓰인다. 수신기에서는 클럭데이타 재생기(CDR - Clock Data Recovery)를 사용하여 데이타와 함께 클럭을 추출해낸다. 따라서 클럭신호를 수신기로 따로 보낼 필요가 없게된다. 클럭데이타 재생기는 입력데이타신호의 상태가 전이되는 시점을 모니터링(edge detection)하는데 이 정보는 PLL의 루프필터와 VCO로 보내져서 클럭을 재생하게 된다.

그림 1] SerDes Block Diagram

SerDes 는 현재 쓰이고 있는 High-speed 인터페이스의 거의 모든 분야에 쓰이고있다. 예를들면, Serial-SATA, PCI-Express, USB, Fibre Channel, SONET, Serial Attached SCSI, Gigabit Ethernet, MIPI, HDMI, Thunderbolt등 이루 헤아릴수 없는 어플리케이션을 갖는 보편화된 기술이다. 아래 그림2 는 이러한 표준 프로토콜의 시스템 레벨에서 SerDes가 어떻게 쓰이는지 보여주는 간단화된 블럭 다이아그램이다.

그림 2] 시스템에 사용되는 SerDes



This work is licensed under a Creative Commons Attribution-NonCommercial 3.0 Unported License.