차동신호(Differential Signal)란? (1)

일반적으로 말하는 '단일 선로'를 통해 흐르는 전기신호는 엄밀히 말해서 두개의 선로를 통해서 전류루프(current loop)를 형성한다. 즉, 신호선의 전류는 접지선을 통해 다시 소스로 귀환한다.

차동신호(Differential signal)는 두개의 전송선위에 위상이 서로 반대로 흐르는 신호를 말한다. 그림 1]에서 보는것 같이 송신단은 주어진 신호를 두개의 선로에 위상만 180도 다른 동일한 신호를 내보내고 수신단에서는 차동증폭기(Differential amplifier)를 이용해 두 신호의 차이를 만들어 낸다. 그림 1]에서 송신단의 + 단자전압을 Vp, - 단자전압을 Vn 이라고 하면 수신단에서 받는 차동신호는 다음과 같이 된다.

Vdiff = Vp - Vn

Vp와 Vn을 단일입력전압(Single-ended voltage)라고 하는데 따라서 차동전압(Differential voltage)은 단일입력전압(Single-ended voltage)의 두배가 된다. 그림 2]를 보면 이를 쉽게알 수 있다.

그림 1]

그림 2]

그림 2]에서 상단에 보이는 파형들은 단일입력전압(Single-ended voltage)을 나타내며, Vp와 Vn은 각각 300mVp-p이다. 하단에 보이는 파형은 Vp와 Vn의 차동신호를 나타내는데 전압진폭이 300mVp-p - (-300mVp-p) = 600mVp-p가 되었다. 위에서 언급한 차동전압을 특별히 차동모드전압(Differential mode voltage)라고 하는데 이와 함께 고려해야 할 성질이 공통모드전압(Common mode voltage)이다. 공통모드전압은 차동신호의 평균값으로서 다음과 같다.

Vcm = (Vp + Vn)/2

차동신호에서 공통모드전압을 함께 고려해야 하는 이유는 수신단에서 공통모드전압이 차동전압으로 변환되어 원래의 차동전압을 왜곡 시킬 수 있기때문이다. 공통모드전압은 다시 다음과 같이 두가지 종류로 나눠진다.

o 직류공통모드전압(DC Common mode voltage)
각  단일입력전압(Single-ended voltage)인 Vp와 Vn에 DC offset전압이 있을 경우 직류공통모드전압이 발생하게 된다. 예를들어 그림 1]에서 보면 각각의 Vp와 Vn의 차동전압은 300mVp-p이지만 신호의 50%되는 지점은 150mV 전압레벨에 걸쳐있다. 따라서 그림 1]의 Vp와 Vn은 150mV의 공통모드 전압을 갖게된다. 그러나 이러한 DC offset전압은 차동전압에서는 소거가 된다. 그 이유는 offset전압은 같은 극성을 가지므로 Vdiff = Vp - Vn의 공식에 의해 차동전압레벨의 50%가 되는 지점은 0V가 된다.

o 교류공통모드전압(AC Common mode voltage)
교류공통모드전압은 Vp와 Vn의 skew(신호전달시간의 차이)가 발생할때 나타나는 성분이다. 그림 3]에 보여진것과 같이 두 종단신호에 skew가 발생하면 그에 따라 공통모드 전압의 진폭도 비례하여 커지게된다. 교류공통모드전압은 또한 차동전압의 진폭을 감소시키기도 한다. 그림 2]에 보여진것 처럼 skew가 없는 차동전압은 600mVp-p인 반면 40psec의 skew가 있는 그림 3]의 차동전압은 550mVp-p으로 감소되었다.

그림 3]



This work is licensed under a Creative Commons Attribution-NonCommercial 3.0 Unported License.

상승시간(Rise Time)과 분포회로(Distributed Circuit)

모든 step signal (level 0에서 level 1으로 signal level이 변하는 신호)은 rise time (상승시간), t_r, 을 가지고 있다. Ideal signal일 경우에만 rise time이 0이된다.  Rise time은 밑에 보이는 [그림 3-1]처럼 보통 signal level이 전환되는 edge의 10%시점에서 90%시점까지 걸리는 시간으로 정의된다. (signal amplitude가 작을 경우에는 20% ~ 80%로 하기도 한다). 

어떤 신호의 traveling time(flight time또는 propagation delay)은 t_d = d / v (d = transmission line 길이, v = signal velocity)이며 t_r과t_d의 관계를 가지고 다음과 같이 구분할 수 있다.

Lumped Circuit        : t_r / t_d > 2.5

Distributed Circuit    : t_r / t_d < 2.5

이 관계는 실제 circuit과 system에서 얻어진 ‘rule of thumb’이다.

 그림 3-1]

빛의 속도(C)는3 x 10^-8 m/s이므로 예를들어서 PCB재료로 많이쓰이는 FR4의 경우 signal velocity가 대략 0.47 x C = 0.47 x 3 x 10^-8 m/s가 된다. 따라서 6cm의 PCB trace의 경우 signal rise time이 대략 1nsec 이하이면 distributed circuit이 되는 것이다. CMOS회로의 경우 SiO2의 velocity는 대략 0.51 x C = 0.51 x 3 x 10^-8 m/s가 된다. 따라서 CMOS chip내부의 interconnection이 1cm인 경우 propagation delay는 65psec이다. 그러므로 rise time이 대략 165psec 이하이면distributed circuit이 되는 것이다.

This work is licensed under a Creative Commons Attribution-NonCommercial 3.0 Unported License.