현재 디지탈시스템들이 개발되는 동향이나 로드맵을 보면 하드웨어를 개발하는 엔지니어입장에서 보면 반드시 신호무결성(signal integrity)문제를 집고 넘어가지 안으면 안된다.
IC chip 디자인(On-Chip)의 관점에서 보면 Intel의 공동창업자인 Gordon Moor가 IC chip에 집적되는 트랜지스터의 수는 대략18개월마다 두배씩 증가한다는 Moor’s law를 소개한 이래로 1969년에 2200개의 트랜지스터를 사용했던 4040 마이크로 프로세서가 현재 Quad Core 프로세서의 경우 10억개의 트랜지스터가 집적되어있다. CPU속도의 차이는 대략 25000배 이상 차이가 난다.
또한 현재 IC 디자인 테크놀로지에
쓰이는 Vdd(전원전압)은 해마다 20%씩 낮아지고
Idd(전원전류)는 해마다 대략 45%씩 증가하며 IC chip에 쓰이는 클록 주파수는 해마다 20%씩 증가하고있다.
그럼 1V이하의 전원전압을 쓰는 수십억개의 트랜지스터들이 수GHz에서 문제없이 동작하기 위해서는 IC 아키텍쳐의 문제뿐만 아니라 IC내부에있는 wire(선로)와 수백개(또는 수천개)의 신호 핀들이있는 IC 패캐지를 통해서 필요한 신호들이 왜곡되지 안고 원하는 신호레벨을 잘 유지하며 흐르게 하는것이 관건이다.
이를 달성하기 위해서는 SSN(Simultaneous Switching Noise), chip package parasitic, power
regulation, signal skew등 여러가지 문제들을 해결해야 하는데 이는 신호무결성(signal integrity)를 고려안 하고서는해결하기가 상당히 어렵다.
시스템디자인(Off-Chip)관점에서 보면 TTL(Transistor-Transistor Logic) 계열를 주로 쓰던 과거에는 상승시간(Rise Time) 스펙이
일반적으로 10~50ns정도였지만 현재 주로 쓰이고
있는 high-speed CMOS의경우 수백 ps정도인데, 이 차이는 단지 속도가 빠르다는 점 이외에 무시못할 물리적 차이가 있다.
예를들어서 동일한 시스템환경에서5ns와 0.1ns의 rise time을 갖는 신호를 측정하면 아래 보여진것 처럼 완전히 다른 결과를 볼 수 있다. 동일한 환경속에서 rise time이 빠를 수록 그 신호에서 심한 ringing이 발생하는 것을 볼 수 있다.
그림 1] 동일한 조건하에서 Rise time에 따른 신호의 특성
여기서 rise time을 언급하는 이유는 signal integrity에 있어서 상당히 중요한 파라미터이기 때문이다.
이뿐만 아니라 어떤 신호의 rise time을 안다는 것은 그 신호가 쓰이는 시스템을 집중모델(lumped model)로서 해석할 것이냐 아니면 분포모델(distribute model)로 해석할 것이냐를 결정하는 판단기준이 되며, 그 신호에 포함된 가장 높은 주파수성분, 즉 system bandwidth가 얼마인가도 알 수 있다. (Rise time으로부터 어떻게 이 두가지를 유도하는지는 다음 글에서 차차 알아보기로 한다). 회로해석에서 집중모델(lumped model)과 분포모델(distributed model)이 구분되는 시점이 바로 signal
integrity issue들이 문제가 되냐 안되냐 구분되는 시점이다.
Rise time이 계속 줄어드는것 뿐만 아니라 그에 따라서 데이타 전송속도(또는 클럭속도)도 엄청나게 빠른 추세로 높아지고 있는데 이러한high-speed 회로 또는 시스템을 설계하기 위해서는 termination, crosstalk, loading effect, ringing, power/ground noise,
PCB(Printed Circuit Board) geometry, EMI(Electromagnetic Interference)등 수많은
요소들을
염두에
두고
있어야한다.
실제로 high-speed circuit 또는 system을 설계할 때 이 같은 요소들을 간과 한다면 clock이나 data signal의 손실과 왜곡으로 인해 시스템의 신뢰도(reliability)는 물론이고 아예 동작을 안할 수도 있다.
High-speed signaling에서 발생할 수 있는 모든 현상은 신호매체에 포함되어있는 R(Resistance), L(Inductance), C(Capacitance)성분의 전자기학적 상호작용으로 인해서 발생되는데 바로 이점 때문에 signal
integrity문제를 다루기 위해서는 analog analysis기법이 필요하며 analog waveform을 분석함으로써 digital system에서 발생되는 이슈들을 해결할 수 있습니다.
한마디로 말해서signal integrity문제를 해결한다는 것은 설계자가 원하는 신호를 원하는 지점에서(transmitter) 원하는 레벨을 유지하면서 원하는 지점까지(receiver) 이상없이 흐르게 하기위해 그 신호가 흐르는 길과 그 주위에 있는 장애물들을 최소한으로 해주는거라 할 수 있다. 그야말로 회로디자인과 시스템디자인에서 빼놓을 수 없는 분야이다.
This work is licensed under a Creative Commons Attribution-NonCommercial 3.0 Unported License.
